Compartir
Efficient Test Data Compression and Fault Analysis in VLSI Circuits (en Inglés)
Sivaganesan Subramaniam
(Autor)
·
Scholars' Press
· Tapa Blanda
Efficient Test Data Compression and Fault Analysis in VLSI Circuits (en Inglés) - Subramaniam, Sivaganesan
$ 1,119.16
$ 2,034.84
Ahorras: $ 915.68
Elige la lista en la que quieres agregar tu producto o crea una nueva lista
✓ Producto agregado correctamente a la lista de deseos.
Ir a Mis Listas
Origen: Estados Unidos
(Costos de importación incluídos en el precio)
Se enviará desde nuestra bodega entre el
Martes 23 de Julio y el
Lunes 05 de Agosto.
Lo recibirás en cualquier lugar de México entre 1 y 3 días hábiles luego del envío.
Reseña del libro "Efficient Test Data Compression and Fault Analysis in VLSI Circuits (en Inglés)"
In higher order SOC (System On Chip) circuit, designs have led to drastic increase in test data volume. Larger test data size demands not only higher memory requirements, but also an increase in testing time. Test data compression addresses this problem by reducing the test data volume without affecting the overall system performance. In this, testable input data (test data) is generated by using Automatic test pattern generation (ATPG) then it is compressed and compressed data stored to memory. To test the particular circuit that time we will decompress the stored memory test data and then decompressed test data given to the Design Under Test (DUT). Finally DUT fault is tested and identified. It proposes a test compression technique using efficient dictionary selection and bitmask method to significantly reduce the testing time and memory requirements. This algorithm giving a best possible test compression of 92% when compared with other compression methods.
- 0% (0)
- 0% (0)
- 0% (0)
- 0% (0)
- 0% (0)
Todos los libros de nuestro catálogo son Originales.
El libro está escrito en Inglés.
La encuadernación de esta edición es Tapa Blanda.
✓ Producto agregado correctamente al carro, Ir a Pagar.
